پاورپوینت سازماندهی و طراحی کامپیوتر پایه

سازماندهی و طراحی کامپیوتر پایه

2
کامپیوتر پایه مانو
واحد حافظه با 4096 کلمه 16 بیتی
ثبات های AR, PC, DR, AC, IR, TR, OUTR, INPR, SC
فلیپ فلاپ های I, S, E, R, IEN, FGI, FGO
رمزگشای 3 به 8 اعمال و 4 به 16 زمانبندی
گذرگاه مشترک 16 بیتی
دروازه های منطقی کنترلی
جمع کننده و مدارهای منطقی که به ورودی AC وصل شده اند.

3
کد دستورها
دستورهای کامپیوتر بصورت یک کد دودوئی هستند که ترتیب خاصی از ریز عمل ها را مشخص می کنند.
کد دستور + آدرس
اگر تعداد دستورات 2n باشد، کد دستور باید n بیتی باشد.
کد دستور گاهی درشت عمل نامیده می شود.
آدرس یک ثبات و یا مکانی از حافظه را مشخص می کند.
مکان حافظه آدرس عملوند می باشد.
بجای کد دستور از مخفف دستور استفاده می کنیم.
دستورها و داده ها در حافظه قرار دارند.

4
تشکیلات یک برنامه ذخیره شده
یک ثبات پردازنده
AC – accumulator
شکل دستور
کد دستور 4 بیتی می باشد.
12 بیت مربوط به آدرس می باشد (4096=212)
چرخه اجرای دستور
خواندن یک دستور 16 بیتی از حافظه
استفاده از12 بیت آدرس جهت واکشی عملوند از حافظه
اجرای کد دستور 4 بیتی

5
سازمان یک برنامه ذخیره شده
دستورات برنامه

عملوند ها (اطلاعات)
4096X16حافظه
AC – ثبات پردازنده
کد آدرس
عملوند دودوئی
15 0
15 12 11 0
قالب دستور

6
انواع آدرس
آدرس 12 بیتی قرار گرفته دستور
بلافصل (immediate)
مقدار واقعی داده
مستقیم (direct)
آدرس مکانی از حافظه که داده در آنجا قرار گرفته است.
غیر مستقیم (indirect)
آدرس مکانی از حافظه که ، در آنجا آدرس داده مورد نظر (عملوند) قرار گرفته است.
به آدرس مکان عملوند آدرس موثر (EA) گفته می شود.
یکی از بیت های دستور به عنوان بیت پرچم غیرمستقیم در نظر گرفته شده است.

7
آدرس دهی مستقیم و غیر مستقیم

8

ثبات ها و حافظه کامپیوتر مبنا
IR
15 0
TR
15 0
DR
15 0
AC
15 0
OUTR
7 0
INPR
7 0
PC
11 0
AR
11 0
Memory
4096 X 16

9
لیست ثبات های کامپیوتر مبنا

10
شمارنده برنامه
آدرس مکانی از حافظه که دستور بعدی در آن قرار گرفته است را نگه می دارد.
در زمانی که چرخه اجرای دستور فعلی کامل شد، دستور بعدی واکشی (fetch) می شود.
دقیقا پس از واکشی دستور، PC افزایش می یابد.
در زمان اجرای دستور انشعاب (branch) ، PC مقدار جدیدی می گیرد.

11
ورودی های کنترلی ثبات ها
LD (load) – بار کردن
INR (increment) – افزایش
CLR (clear) – پاک کردن

12
گذرگاه مشترک (bus)
ثبات ها را به یکدیگر و به حافظه وصل می کند.
با توجه به S2 S1 S0 مشخص می شود که خروجی کدام بخش باید روی گذرگاه قرار گیرد.
زمانی که ثبات کمتر از 16 بیت داده دارد ، به بیت های با ارزش گذرگاه مقدار صفر داده می شود.
ثباتی که پایه LD آن یک باشد، داده ها را از گذرگاه می خواند.
در زمانی که پایه Write حافظه فعال باشد، داده ها در حافظه نوشته می شود.
در زمانی که پایه Read حافظه فعال باشد، داده های حافظه روی گذرگاه قرار می گیرد
مشروط به اینکه S2 S1 S0=111 باشد.

13
گذرگاه مشترک

14
سیستم گذرگاه مشترک

15
ثبات آدرس – AR
همیشه برای مشخص کردن آدرسی از حافظه بکار می رود.
این ثبات اختصاصی ، نیاز به وجود گذرگاه جداگانه ای برای گذرگاه آدرس را از بین برده است.
محتوای هر یک از ثبات هایی که خروجی آنها به گذرگاه متصل است را می توان در حافظه نوشت.
هر یک از ثبات هایی که ورودی آن به گذرگاه متصل است، می تواند به عنوان مقصد دستور Read از حافظه باشد.
در صورتی که خط LD آن فعال باشد.

16
ثبات انباره – AC
ورودی این ثبات، خروجی مدار جمع کننده و منطقی می باشد.
مدار جمع کننده و منطقی
ورودی
خروجی 16 بیتی انباره(AC)
خروجی 16 بیتی ثبات داده(DR)
خروجی 8 بیتی ثبات ورودی(INPR)
خروجی
ورودی 16 بیتی انباره(AC)
فلیپ فلاپ E (سرریز یا همان بین توسعه انباره)
ثبات های داده و انباره برای انجام اعمال منطقی و محاسباتی بکار می روند.

17
زمانبدی
محتویات هر ثباتی که خروجی آن به گذرگاه متصل است، می تواند روی گذرگاه گذاشته شود و هر ثباتی که ورودی های آن به گذرگاه متصل است نیز می تواند در همان چرخه ساعت (clock cycle) از گذرگاه بار شود.
دو ریز عمل زیر می توانند در یک زمان اجرا شوند:
DRAC and AC DR

18
ساختار کلی دستورات پایه
دستورات با ارجاع به حافظه )کد عمل از 000 تا 110)

دستورات با ارجاع به ثبات ها (کد عمل 111 و I=0)

دستورات ورودی خروجی (کد عمل 111 و I=1)

19
فرمت دستورات
فقط 3 بیت برای کد دستور بکار می رود.
بنا به فرض فوق، بنظر می رسد که فقط 8 کد دستور مختلف می توانیم داشته باشیم.
اما این غلط است…
زمانی که کد عمل 111 است، 12 بیت بی ارزش جهت توسعه فضای تعریف کد دستورالعمل ها بکار می رود.

20
دستورات کامپیوتر پایه

21
کامل بودن مجموعه دستورات
محاسباتی، منطقی، و شیفت
انتقال داده به/از ثبات ها و حافظه
کنترل برنامه و بررسی وضعیت
ورودی و خروجی
I/O، I/O، ؟؟؟؟

22
واحد کنترل
خواندن دستور از حافظه و انتقال آن به IR
قرار دادن سمت چپ ترین بیت در فلیپ فلاپ I
رمزگشایی کد 3 بیتی دستورالعمل با استفاده از یک رمزگشای 3 به 8 در خطوط D0 تا D7
رمزگشایی کد 4 بیتی شمارنده ترتیبی با استفاده از یک رمزگشای 4 به 16 در خطوط T0 تا T15 (سیگنالهای زمانی)
مقادیر I، D0 تا D7 و T0 تا T15 و 12 بیت سمت راستی IR و سایر ورودی ها به دروازه های کنترلی و منطقی ارسال میگردند.

23
واحد کنترل

24
ترتیب شمار (SC)
دارای ورودی های افزایش (INR) و پاک کردن (CLR) می باشد.
مثال
SC بصورت افزایشی شمارش می کند تا T0 ، T1 ، . . . و T4 را تولید نماید.
در زمان T4 ، اگر D3 فعال باشد ، ترتیب شماره پاک شده و مقدار صفر می گیرد.
بصورت زیر نوشته می شود :
D3T4 : SC0

25
دیاگرام زمانی

26
چرخه دستورالعمل
واکشی دستور از حافظه
رمزگشایی دستور
خواندن آدرس موثر از حافظه
در صورتی که از شیوه آدرس دهی غیر مستقیم استفاده شده باشد
اجرای دستورالعمل

27
واکشی و رمزگشایی
مقداردهی شدن SC به صفر، سیگنال زمانی T0 را تولید می کند.
پس از هر ضربان زمانی، SC افزایش می یابد.
ریز عمل های واکشی و رمزگشایی
T0 : ARPC
T1 : IR M[AR] ,
PC PC+1
T2 : AR IR(0-11) ,
I IR(15)

28
واکشی و رمزگشایی

29
تعیین نوع دستورالعمل

30
دستورات انتقال ثبات ها

31
دستورات ارجاع به حافظه (1)

32
دستورات ارجاع به حافظه (2)

33
دستورات ارجاع به حافظه (3)

34
دستورات ارجاع به حافظه (4)

35
دستورات ارجاع به حافظه (5)

36
ثبات ورودی (INPR)
فلیپ فلاپ ورودی یک بیتی FGI
در ابتدا مقدار صفر دارد.
زمانی که کلیدی روی صفحه کلید فشرده می شود
یک کد 8 بیتی عدد-حرف به ثبات INPR منتقل می شود.
پرچم ورودی FGI یک می شود.
ورودی دیگری از صفحه کلید پذیرفته نمی شود.
کامپیوتر FGI را کنترل می کند. اگر یک بود
انتقال بصورت موازی از INPR به AC انجام می شود.
FGI صفر می شود.
حالا می توان ورودی های دیگری از صفحه کلیدپذیرفت.

37
ثبات خروجی (OUTR)
فلیپ فلاپ یک بیتی خروجی FGO
در ابتدا صفر است.
کامپیوتر FGO را کنترل می کند. اگر یک بود
اطلاعات بصورت موازی ازAC به OUTR منتقل می شود.
FGO صفر می شود.
خروجی دیگری از کامپیوتر قابل ارسال نمی باشد.
وسیله خروجی کاراکتر 8 بیتی را دریافت می کند.
FGO یک می شود.
در این لحظه امکان ارسال خروجی جدید وجود دارد.

38
سازمان ورودی خروجی

39
دستورات ورودی خروجی

40
فعال سازی وقفه (IEN)
کنترل مداوم FGI و FGO توسط کامپیوتر زمان را تلف می کند.
با استفاده از IEN هر زمان که نیازی به کنترل ورودی و خروجی باشد، به وی اطلاع داده می شود.
در خلال اجرای دستور، در صورتی که FGI یا FGO صفر باشد، مقدار R یک می شود.
وقفه در زمانی رخ می دهد که کامپیوتر خواسته باشد دستور بعدی را واکشی نماید.
اگر R=0 باشد، اجرای دستور انجام می گیرد.
اگر R=1 باشد، اجرای وقفه انجام می گیرد.

41
نمودار گردشی وقفه

42
مثالی از چرخه وقفه

43
چرخه وقفه
شرط مقدار دهی R به یک

تغییر یافته مرحله واکشی که جهت سرویس دهی به وقفه بکار می رود.

44
نمودار گردشی اعمال کامپیوتر

45
نیاز های سخت افزاری برای طراحی کامپیوتر پایه
یک واحد حافظه متشکل از 4096 کلمه 16 بیتی
ثبات های
AR,PC,DR,AC,IR,TR,OUTR,INPR,SC
فلیپ فلاپ های وضعیت
I,S,E,R,IEN,FGI,FGO
رمز گشا
یک رمز گشای 3 به 8 برای کد دستورها
یک رمزگشای 4 به 16 برای زمانبندی
دروازه های منطقی کنترلی
جمع کننده و مدار منطقی
به ثبات انباره متصل می شود.

46
ورودی های دروازه های منطقی کنترل
دو رمز گشا
8 بیت دستور العمل و 16 بیت خروجی ترتیب شمار
هفت فلیپ فلاپ I,S,E,R,IEN,FGI,FGO
بیت های 0 تا 11 ثبات دستور العمل
بیت های 0 تا 15 ثبات انباره
برای کنترل صفر بودن ثبات و کنترل بیت علامت
بیت های 0 تا 15 ثبات داده
برای کنترل صفر بودن ثبات

47
خروجی های دروازه های منطقی کنترل
ورودی های کنترلی 9 ثبات
خطوط کنترلی خواندن و نوشتن حافظه
یک ، صفر یا متمم کردن مقدار فلیپ فلاپ ها
خطوط S2S1S0 جهت انتخاب یک ثبات برای دسترسی به گذرگاه
کنترل جمع کننده و مدار منطقی انباره

48
دروازه های کنترلی ثبات AR
ورودی های کنترلی ثبات : LD,INR,CLR
تمام دستوراتی مقدار AR را تغییر می دهند:

49
دروازه های کنترلی ثبات آدرس

50
نمودار گردشی اعمال کامپیوتر

51
دروازه های کنترلی فلیپ فلاپ IEN

52
رمزگذار جهت مدار انتخابگر گذرگاه
برای ثبات AR

53
مدار مرتبط با ثبات انباره

54
دستوارت تاثیر گذار روی مقدار ثبات انباره

55
دروازه های کنترلی ثبات انباره

56
دروازه های کنترلی واحد جمع کننده و منطق

پایان