تکنولوژی SOI
ساختار تکنولوژی SOI
در ویفرهای SOIترانزیستورها در لایه نازکی از سیلیکون که توسط لایه ای از عایق از بدنه اصلی ویفر جدا میشود، واقع شده اند.
ضخامت لایه سیلیکونی، بسته به کاربرد آن ( کلید زنی الکترونیک قدرت یا میکروپروسسور) می تواند از حدود 500 انگستروم تا چندین میکرون تغییر کند.ضخامت لایه جداکننده(BOX)، می تواند تا چندین هزار انگستروم باشد.
1
ویژگی های تکنولوژی SOI
عدم وجود پدیده قفل شدگی به علت جداسازی کامل بین ترانزیستورها
کوچک شدن خازن های نفوذی بین سورس و درین
جلوگیری از جریان های نشتی به علت کیفیت بالاتر پیوندهای کم عمق و اتصالات
مقاومت در برابر تشعشع و هدایت انتقالی
چگالی ترانزیستورها بیشتر
SOFT ERROR که از دغدغه های اصلی مدارات ذخیره سازی داده می باشد، در این تکنولوژی به شدت کاهش می یابد.
توان مصرفی پایین
ولتاژ عملکرد پایین
سرعت بالا
افزاره های SOI قابلیت کارکرد در دمای 500 درجه سانتیگراد
در کل هزینه بیشتر اما به دلیل کوچک بودن ابعاد ترانزیستورها هزینه کمتر می شود
2
در مدارهای VLSI
در کاربردهای ولتاژ و توان پایین
تکنولوژی SOI جایگاه ویژه ای در ساخت شبکه های سرور سرعت بالا
با این تکنولوژی محدوده کاربرد IC در کاربردهایی با دمای بالا مثل موتورهای سوخت افزایش پیدا کرده است.
کاربردهای تکنولوژی SOI
3
قفل شدگی
این پدیده به دلیل وجود پیوندهای PNPN بین ترانزیستورهای نوع N وP بوجود می آید.
این پیوندها باعث ایجاد دو ترانزیستور BJT خواهد شد که در حلقه فیدبک مثبت قرار گرفته اند.
جریان گذرنده از SUBSTRATE باعث ایجاد یک Vsub شده و ترانزیستور Vsub روشن شده و باعث روشن شدن ترانزیستورVwell میشود. روشن شدن این ترانزیستور باعث بیشتر شدن جریان Vsub شده و در نتیجه یک جریانی از مسیر VDD به GND ترانزیستور ایجاد می شود.
4
ثابت دی الکتریک SIO2 حدودا 3 برابر کمتر از ثابت دی الکتریکی سیلیکون است بنابراین خازنهای سورس و درین SOI MOSFETS تقریبا ده برابر کمتر از SUB-MOSFETS است.
تکنولوژی SOI سرعت مدارات را در حدود 20 الی 30 درصد افزایش می دهد.
توان مصرفی دینامیک نیز در حدود 25 درصد توان مصرفی دینامیک SOI-MOSFETS لست.
خازن های نفوذ با SUBSTRATE
5
Soft Errors
اتم های سنگین اشعه های کیهانی می توانند به قطعات نیمه هادی وارد شوند.با وارد شدن این اتمها به نیمه هادی، انرژی خود را از دست می دهند و زوج الکترون حفره آزاد می کنند و این باعث تداخل در ناحیه تخلیه پیوند می شود. به این ترتیب که باعث ایجاد یک ضربه جریان در ناحیه تخلیه می شوند که میتواند باعث از بین رفتن اطلاعات سلول حافظه گردد.
در SUB-MOSFET ،وجود بالک بزرگ باعث جمع شدن بار آزاد زیاد می شود که این مشکل در مورد SOI-MOSFETS وجود ندارد.
6